CoSi 반도체 배선 — 20nm 비저항은 구리의 1/10, 칩 원가도 낮출까

반도체에서 배선은 트랜지스터 사이로 전기 신호를 보내는 통로입니다. 스위치 역할을 하는 트랜지스터가 빨라져도, 연결선에서 신호가 늦어지면 칩 전체 성능은 그만큼 따라오지 못합니다. 그래서 작은 칩을 만드는 경쟁에는 연결선을 만드는 기술도 포함됩니다. 출처: Applied Materials · 2026

논문은 2026년 9월 8일 Nature Materials에 실렸고, 같은 학술지는 9월 25일 별도 해설을 게재했습니다. 여기서 관심을 둘 대목은 구리를 당장 교체한다는 선언보다, 배선을 줄일수록 불리해지던 물성의 방향을 바꿀 수 있다는 점입니다. 출처: Nature Materials · News & Views

연구를 이끈 사람들

차이양 교수는 연구를 총괄한 교신저자입니다. 공동 제1저자인 천제웨이(Jiewei Chen)와 옌젠민(Jianmin Yan)은 비저항 실험과 분석에 참여했습니다. 천제웨이는 연구 구상과 계산, 고주파 측정에도 참여했습니다. 논문의 저자 기여 명세에서 확인되는 역할입니다. 출처: Nature Materials

차이양 연구실은 저차원 물질을 전자소자로 구현해 온 곳입니다. 천제웨이와 함께한 텔루륨 위상변화 트랜지스터 연구는 2022년 Science Advances에, 센서 안에서 움직임을 인식하는 소자 연구는 2023년 Nature Nanotechnology에 실렸습니다. 이번에도 소재의 특성을 측정한 뒤 회로에 연결해 보는 방향으로 연구를 확장했습니다. 출처: Yang Chai 연구실

CoSi 반도체 배선은 구리와 무엇이 다를까

구리를 아주 얇게 만들면 전자가 표면이나 결정의 경계에서 흩어지는 영향이 커집니다. 전기가 더 흐르기 어려워진다는 뜻입니다. 재료가 전류를 얼마나 방해하는지 나타내는 값이 비저항입니다. 길이와 굵기를 포함한 실제 전선의 저항과는 구분해야 합니다. 출처: 논문 보충자료 · Note 1

천제웨이와 옌젠민이 조사한 CoSi는 코발트와 실리콘으로 이뤄진 준금속입니다. 준금속은 전자가 움직이는 에너지 구조가 일반적인 금속과 다른 물질을 말합니다. 이 연구에서는 표면이 전류를 잘 전달하는 경로로 작용했습니다. 얇아질수록 그 경로의 기여가 커진다는 것이 연구진의 설명입니다. 출처: 논문 보충자료 · Notes 1, 3

연구진은 두께가 1μm인 시료의 비저항을 7.0μΩ·cm, 약 20nm인 시료는 0.72μΩ·cm로 보고했습니다. 아래 그래프는 서로 다른 두께의 CoSi 시료를 비교합니다. 제목의 구리 대비 수치는 별도로, 논문이 제시한 같은 두께의 비교입니다. 출처: Nature Materials

이 숫자만 보고 선을 계속 가늘게 해도 저항이 낮아진다고 생각하면 곤란합니다. 선이 가늘어지면 전류가 지나는 단면적도 줄어듭니다. 낮아진 비저항이 유리한 것은 맞지만, 실제 배선은 길이·폭·접촉 부분까지 포함해 다시 측정해야 합니다.

회로에 연결했지만, 칩이 10배 빨라진 것은 아닙니다

천제웨이와 Kevin J. Chen 등이 참여한 고주파 측정은 최대 40GHz까지 이뤄졌습니다. 별도로 16nm 노드 실리콘 링 발진기에 CoSi 연결을 넣었습니다. 링 발진기는 신호를 고리처럼 되돌려 보내며 반복적으로 진동시키는 시험 회로입니다. 논문은 기존 금속 배선 회로와 같은 주파수로 작동했다고 보고했습니다. 출처: Nature Materials

여기에는 단위가 비슷해 헷갈리기 쉬운 함정이 있습니다. 20nm는 CoSi의 두께입니다. 16nm 노드는 실리콘 회로의 공정 세대 이름입니다. 보충자료에 적힌 고주파 시험용 CoSi 소자의 폭은 4.5μm입니다. 따라서 40GHz 결과를 폭 20nm 배선의 성능이나 CPU의 작동 속도로 옮겨 읽으면 안 됩니다. 출처: 논문 보충자료 · Notes 5, 6

경제성을 판단할 때도 같은 구분이 필요합니다. 배선의 저항 손실을 낮추면 전력과 신호 전달에 유리할 수 있습니다. 하지만 칩은 연산, 메모리 접근, 여러 연결 구간에 함께 전력을 씁니다. 특정 재료의 비저항 비율을 서버 전체 전기요금의 절감률로 쓸 근거는 없습니다.

차이양 팀이 넘어야 할 문턱은 양산 공정입니다

차이양 팀의 결과를 공장으로 가져가려면 좋은 시료를 반복해서 만드는 방법이 필요합니다. 보충자료가 제시한 얇은 조각의 최적 성장 온도는 860~890℃입니다. 이미 만들어진 트랜지스터와 절연층 위에 적용하려면, 그 구조를 손상시키지 않는 공정 통합 방법을 별도로 검증해야 합니다. 출처: 논문 보충자료 · Note 2

다른 곳에서 만든 뒤 옮기는 방식을 검토할 수도 있겠습니다. 다만 이는 산업화 경로에 대한 추론입니다. 옮기는 과정의 손상, 표면 오염, 위치 정렬에 비용이 생기면 낮은 비저항의 이점을 일부 반납할 수 있습니다. 새로운 소재가 좋은 것과 그 소재로 싸게 만드는 것은 별도의 과제입니다.

넓고 얇은 조각을 아주 좁은 선으로 바꾸는 문제도 남습니다. 연구진 스스로 보충자료에서 나노와이어의 표면 결함과 측면 구속에 따른 산란을 논의합니다. 앞으로는 실제 배선 모양으로 깎고 절연층으로 덮은 뒤에도 성능이 유지되는지 확인해야 합니다. 출처: 논문 보충자료 · Note 3

경쟁 상대는 계속 개선되는 구리와 루테늄입니다

차이양 팀의 논문을 산업 현황과 나란히 놓으면 경쟁이 더 선명해집니다. Applied Materials는 2024년 루테늄·코발트로 구리 배선 안쪽의 얇은 보조층을 개선해 선 저항을 최대 25% 줄였다고 발표했습니다. 새 물질로 배선 전체를 바꾸지 않고, 구리가 차지하는 공간과 채워지는 상태를 개선하는 접근입니다. 수치는 회사 발표 기준입니다. 출처: Applied Materials · 2024-07-08

Applied Materials는 2026년 기술 설명에서도 구리의 제조 경험과 기존 공정과의 호환성을 강조했습니다. CoSi를 도입할 기업은 새 소재의 최고 성능뿐 아니라, 이미 공장에서 다룰 줄 아는 구리를 얼마나 더 개선할 수 있는지도 따져야 합니다. 바꾸지 않아도 얻을 수 있는 개선분이 있기 때문입니다. 출처: Applied Materials · 2026-01-23

루테늄 쪽에서는 imec가 제조 지표까지 공개했습니다. 2025년 발표에서 16nm 피치 구조의 40%가 저항 목표를 충족했고, 더 넓은 18~22nm 피치에서는 웨이퍼 수율 90% 이상을 보고했습니다. 피치는 이웃한 선이 반복되는 간격입니다. CoSi의 두께나 회로 노드와 같은 숫자로 비교할 수 없습니다. 출처: imec · 2025-06-03

이 지표들은 CoSi가 루테늄보다 좋거나 나쁘다는 순위를 만들기 위한 것이 아닙니다. 서로 다른 시험입니다. 다만 신소재를 평가하는 질문이 결국 얼마나 낮은 저항을, 얼마나 많은 구조에서, 얼마나 안정적으로 얻는가로 이어진다는 점은 보여줍니다.

칩 제조비와 연산 비용은 서로 다르게 움직일 수 있습니다

차이양 팀의 성과가 산업으로 이어진다는 가정 아래, 먼저 봐야 할 장부는 제조사의 것입니다. 양품당 제조비는 웨이퍼 한 장의 총가공비를 판매 가능한 칩 수로 나눠 생각할 수 있습니다. 비싼 새 공정을 추가하거나 불량이 늘면, 전기적 성능이 좋아져도 이 비용은 올라갑니다.

반대로 배선 때문에 설계에 넣었던 여유를 줄일 수 있다면, 같은 면적에서 더 많은 기능을 구현할 가능성이 생깁니다. 특정 연결 구간의 성능이 부족해 생기던 불량을 줄일 수도 있겠습니다. 두 효과 모두 설계와 양산 시험이 필요한 전망이며, 이번 논문에서 확인한 비용 절감 성과는 아닙니다.

칩을 사서 쓰는 데이터센터의 계산은 또 다릅니다. 구매가격이 높더라도 같은 작업을 더 적은 전력이나 짧은 시간에 끝내면 사용 기간 전체의 비용은 낮아질 수 있습니다. 그러려면 실제 프로그램을 실행해 작업당 전력량과 처리시간을 측정해야 합니다. 회로 한 곳의 좋은 수치만으로 구매 결정을 바꿀 수는 없습니다.

1. 1
   가공 후 성능

   좁은 선·접촉부에서도 이점 유지

2. 2
   양품당 제조비

   추가 공정비와 불량률을 함께 평가

3. 3
   실제 작업 성능

   전력량·처리시간을 제품에서 측정

4. 4
   사용 기간 총비용

   칩 구매비와 운영비를 합산

새 시장이 열린다면 소재 공급뿐 아니라 균일한 막을 만드는 장비, 좁은 선을 가공하는 식각, 표면 상태와 결함을 확인하는 검사 분야에도 기회가 생길 수 있습니다. 한국 장비·소재 기업에 적용해 볼 수 있는 방향 역시 이쪽입니다. 다만 이번 자료에서 특정 한국 기업의 CoSi 수주나 채택 계획이 확인된 것은 아닙니다.

기존 구리 산업 전체가 대체될 것으로 보기도 어렵습니다. 칩 내부에서도 연결선마다 요구 조건이 다릅니다. 가장 작은 일부 구간에서 새 소재가 먼저 검토되고, 익숙한 금속이 다른 구간에 남는 전개가 더 현실적인 산업화 가설입니다. 이는 구리 원자재 수요의 급감 전망과도 구분해야 합니다.

다음에 확인할 것은 더 작은 선에서의 재현성입니다

천제웨이와 옌젠민의 실험은 얇은 CoSi를 배선 후보로 볼 이유를 만들었습니다. 다음 발표에서는 실제 선의 폭과 길이, 웨이퍼 전체의 성능 분포, 접촉부를 포함한 저항이 함께 나오는지 볼 필요가 있습니다. 시험 시간을 밝힌 수명 데이터와 기존 공정 대비 가공비도 경제성을 판단할 중요한 근거가 됩니다.

좋은 배선이 더 싼 연산으로 이어지려면 재료의 장점이 제조와 사용 과정까지 남아 있어야 합니다. 이번 CoSi 반도체 배선 연구의 가치는 그 출발점을 구체적으로 보여준 데 있습니다. 절감액을 계산하는 일은 그다음 실험과 공정 개발의 몫입니다.

자료 확인 기준일은 2026년 9월 30일입니다. 공식 초록은 PubMed에서, 보충자료는 출판사 PDF에서 확인했습니다. 저자 기여 명세는 논문 공개 페이지의 검색 색인 재현본을 참고했고, 저자·교신저자 정보는 대학 연구실 목록과 대조했습니다. 유료 본문 전체를 열람한 것은 아닙니다. 산업 자료는 기업·연구기관의 발표로 표시했고, 비용·시장에 관한 해석은 필자의 조건부 추론입니다.

---

좋은 배선이 더 싼 연산으로 이어지려면, 재료의 장점이 양산 공정에서도 유지되어야 합니다.

출처와 참고 링크

• Chen et al., Nature Materials (2026-09-08)
• CoSi 연구 보충자료 — Notes 1–6
• Yang Chai 연구실 논문 목록
• Yang Chai — PolyU 연구실 소개
• Applied Materials 배선 기술 발표 (2024-07-08)
• imec 루테늄 배선 실증 (2025-06-03)
• Applied Materials 배선 기술 동향 (2026-01-23)
• Cha & Chen, Nature Materials 해설 (2026-09-25)